英特尔表示，全球对于计算需求呈现指数型成长，芯片管微缩和芯片背部供电是有助于满足此计算需求的两大关键。团队通过堆叠芯片管将芯片背部供电推升到新境界，以实现更多的芯片管微缩和性能改善，同时也证明由不同材料制成的芯片管可以整合在同一晶圆上。
英特尔指出，近期公布的制程技术蓝图，强调公司在持续微缩方面的创新，包括PowerVia芯片背部供电技术、用于先进封装的玻璃基板和Foveros Direct封装技术，这些技术皆源于英特尔元件研究团队，预计将在2030年前投入生产。
英特尔此次公布可在小至60纳米的微缩闸极间距垂直堆叠互补场效芯片管（CFET），可缩减元件占用面积、达到性能最佳化，同时结合背部供电和直接背部接触技术，凸显英特尔在环绕闸极芯片管（GAAFET）领域的领导地位，展现超越RibbonFET的创新能力。
英特尔的愿景不只是4年5节点，并确立通过芯片背部供电继续微缩芯片管规模所需的关键研发领域，包括首波成果之一的PowerVia将于明年量产，同时领先展示在同片12英寸晶圆上成功整合硅及氮化镓（GaN）芯片管的DrGaN解决方案，并证明性能良好。
英特尔表示，通过公开多项技术突破，为公司未来制程蓝图保留丰富的创新发展，凸显摩尔定律的延续和进化。除了改善芯片背部供电和采用新型二维电子通道材料，也将致力延续摩尔定律，在2030年达成单一封装内含1兆个芯片管。
英特尔资深副总裁暨元件研究部总经理Sanjay Natarajan表示，目前正进入制程技术的埃米世代，展望4年5节点计划，持续创新较以往更加重要。此次展示的相关研究进展，凸显英特尔能引入领先技术，为下一代移动计算实现更进步的扩展和高效电力传输。
