英特尔近期于美国檀香山举行的年度VLSI国际研讨会公布4纳米Intel 4制程的技术细节。相较于7纳米Intel 7制程，Intel 4于相同功耗提升20％以上的性能，同时达成二项关键目标，一是满足包括Meteor Lake等开发中产品的需求，二是推进先进技术和制程模组。英特尔预期先进制程持续推进，2025年将重回制程领先地位。
英特尔表示，Intel 4于鳍片间距、接点间距、低层金属间距等关键尺寸，持续朝向微缩的方向前行，并同时导入设计技术偕同最佳化，缩小单一元件的尺寸。通过鳍式场效芯片管材料与结构上的改良提升性能，Intel 4鳍片数量从Intel 7高性能元件库的四片降低至三片，能够大幅增加逻辑元件密度，并缩减路径延迟和降低功耗。
英特尔说明，Intel 7已导入自对准四重成像技术和主动元件闸极上接点技术来提升逻辑密度。前者通过单次微影和二次沉积、蚀刻步骤，将晶圆上的微影图案缩小四倍，且没有多次微影层叠对准的问题。
后者则是将闸极接点直接设在闸极上方，而非传统设在闸极的一侧，进而提升元件密度。Intel 4更进一步加入网格布线方案，简单化并规律化电路布线，提升性能同时并改善生产良率。
随着制程微缩，芯片管上方的金属导线、接点也随之缩小，导线的电阻和线路直径呈现反比，如何维持导线性能抑是需要克服的壁垒。
Intel 4采用新的金属配方称之为强化铜，使用铜做为导线、接点的主体，取代Intel 7所使用的钴，外层再使用钴、钽包覆。此配方兼具铜的低电阻特性，并降低自由电子移动时撞击原子使其移位，进而让电路失效的电迁移现象，为3纳米Intel 3制程和未来更先进制程打下基础。
在极紫外光（EUV）微影技术部分，英特尔不仅在现有解决方案中的最关键层使用EUV，而且在Intel 4的较高互连层中使用EUV，以大幅度减少光罩数量和制程步骤。
其降低制程的复杂性，亦同步替未来制程节点建立技术领先地位及设备产能，英特尔将在这些制程更广泛地使用EUV，更将导入全球第一款量产型高数值孔径EUV系统。
