韩国三星电子半导体事业部门主管庆桂显4日表示，虽然三星3纳米、4纳米的制程落后台积电，但在2纳米的制程竞赛中，三星将可能再次领先台积电，还放话要在未来5年内超越台积电。
韩媒《朝鲜日报》报导，庆桂显4日在会议演讲中坦承，目前三星的晶圆代工技术，4纳米落后台积电2年、3纳米落后1年左右，但是从2纳米科技竞赛，开始，三星将可能在未来5年内超前台积电，因为从2纳米制程开始，台积电也计划采用环绕闸极芯片管（GAA）架构。
庆桂显指出，三星率先将GAA架构用于3纳米制程节点，进行了反复摸索和试验，而台积电却要从更高难度的2纳米制程才开始，在此过程中，三星就有机会超车。庆桂显还说，目前客户们对三星3纳米制程的反应很好，“几乎所有大客户都在跟我们合作，但我不能透露客户名称”。
三星也正积极布局发展其芯片封装技术，三星电子去年年底设立先进封装部门（AVP），目标是用先进封装技术超越半导体极限；庆桂显说，“随着半导体制程细微化变得更加困难，性能最终将通过封装改善”。
三星过去曾多次放话要超车，想方设法要缩短与台积电之间的差距，去年6月底抢先台积电宣布量产3纳米芯片，不过台积电始终老神在在，市占率更是碾压三星。另一方面，近期韩媒也报导有消息人士称三星4纳米良率已经改善，快要赶上台积电，可望吸引更多客户回流。
直到3纳米制程为止，台积电和其他晶圆代工厂则采用鳍式场效芯片管（FinFET）技术，到2纳米制程据传也将采GAA架构。三星声称自家3纳米GAA技术能比上一代制程节点提高性能30%、减少耗能50%、缩减芯片面积45%，目标是明年起以GAA架构量产2纳米芯片。
