国际半导体标准组织JEDEC于2026年6月21日正式通过新一代高带宽内存标准SPHBM4(标准封装高带宽内存4)，编号JESD330-4.该标准解决HBM成本持续攀升和先进封装供应紧张的问题。
SPHBM4的核心技术逻辑是做“减法”和“加法” 。标准HBM4接口拥有2048个数据信号引脚，SPHBM4将其减少至512个，削减幅度达75%。与此同时，通过4:1串行化技术，单引脚数据传输速率提升至HBM4的4倍，达到32 Gbps，在引脚数大幅减少的情况下维持相同总吞吐量。此外，主机计算裸片与内存之间的最大连接距离扩展至20毫米，有助于改善封装内部散热管理。
SPHBM4保留了与HBM4完全相同的DRAM堆叠架构，核心变化仅在于接口基础裸片（Base Die）的设计优化。传统HBM4必须通过昂贵的硅中介层与GPU等计算芯片连接，而SPHBM4可直接搭载于标准有机基板，绕开硅中介层。
这一变化正在重构AI芯片封装的成本结构。 在高端AI加速器中，HBM占用的硅中介层面积可能接近一半。SPHBM4允许HBM绕过硅中介层，有望将先进封装产能利用率提升1.5至2倍。研究机构SemiAnalysis指出，SPHBM4将把AI芯片复杂工程负担从“硅中介层+ABF基板”组合转向超大尺寸、20至28层以上的高端ABF基板，甚至可能提前推动玻璃基板的采用。
对三星、SK海力士和美光三大HBM供应商而言，SPHBM4既是机遇也是挑战。 竞争重心将从“谁能堆叠更多层DRAM”部分转向 “谁能把底层接口基础裸片设计得更好” 。三星因同时具备存储、先进逻辑制程和封装能力，可能拥有垂直整合优势;SK海力士和美光则可能更依赖台积电的先进制程来制造复杂的Base Die。
就在JEDEC公布SPHBM4标准的同一日，三星电子HBM4销售额突破10亿美元——自2026年2月12日全球率先实现HBM4量产出货以来，仅4个多月即达成该销售规模，预计截至6月底销售额有望突破12亿美元。
中国半导体厂商对SPHBM4表现出极高兴趣。 由于国内AI供应链缺乏CoWoS先进封装产能，SPHBM4这种介于标准DRAM和顶级HBM之间的技术路径，恰好契合国内厂商的现实条件。以长鑫存储为代表的国内DRAM厂商正在加速HBM技术追赶——HBM3已推出样件并交付国内AI芯片厂商测试，计划2026年量产，HBM3E瞄准2027年量产。SPHBM4用标准有机基板替代昂贵的硅中介层，大幅降低封装门槛，为国产HBM提供了绕过先进封装瓶颈的差异化路径。
