华为半导体业务部总裁何庭波7月3日在中国科学院科技论文预发布平台ChinaXiv上更新发布《面向多层级电子系统的时间缩微理论》V2版本。这是继5月25日V1版本发布后，该理论在不到40天内完成的第二次迭代。
V2版论文将论述整合为八个章节的完整体系。相比V1版本侧重回答“什么是韬定律”，V2版本重点补充了LogicFolding（逻辑折叠）的Gear Ratio（齿比）等工程定义，并首次公开量产芯片实测数据。
韬定律的核心主张是以 “时间缩微”替代“几何缩微” ——通过逻辑折叠等技术持续压缩信号传播时延，在不依赖先进光刻工艺的情况下提升芯片管密度与系统性能。
麒麟2026与麒麟9030 Pro的对比数据在论文中首次披露。麒麟2026采用LogicFolding双层逻辑折叠，芯片管密度从155 MTr/mm²提升至238 MTr/mm²，提升约53.5%，这一幅度以往需要三年几何微缩才能实现。在1.1V供电电压下，主频提升13%至3.1GHz;同等性能下功耗降低41%;芯片面积缩减至前代的62.5%。
论文还披露了麒麟2026至2029四代芯片的长期升级路线图。麒麟2026主频3.1GHz，2027年提升至3.39GHz，2028年达3.71GHz，2029年突破4GHz。麒麟2026和麒麟2027已完成流片，进入硅片实测验证阶段;麒麟2028和麒麟2029已走完前期架构设计，进入流片前最终设计验证阶段。
何庭波此前接受采访时表示，2026年秋季将发布首款完整的“韬芯片”麒麟手机芯片。
当前，该论文在ChinaXiv平台点击量超过26万次，下载量逾5.3万次。
